如果不出意外的话，CPU的正常演进路径是，随着光刻制程缩小、晶体管密度提升，当商业化制程推进到一微米时，Intel率先将浮点运算单元做到CPU内部，外置协处理器的设计开始退出主流。

然后，CPU运算速度越来越快，内存、总线和外设跟不上高频，便诞生了“外部低速总线、内部高速核心” 的倍频解决方案……

这并不是单纯的技术演进，核心推动力是费效比。

简单的说，在芯片生产成本和客户承受能力之间，找出最佳的获利点。

不论是放眼全球，还是聚焦于港岛石壁实验室，随着不断的技术迭代与工艺优化，步进式光刻机的加工精度和良品率都在不断提升。

密米尔计算机刚上市时，1.5微米制程下，一块体质最好，主频达到20HMz的CPU，内部也有约百分之三十的缺陷。

只能通过设计大量冗余，来保证出片率。这也导致了同一款CPU的主频差异极大。

随着近一年的时间内改进与优化，光、蚀全流程的缺陷控制，取得了不小的进步。

主要是稳定了，基本可以控制在百分之二十五到三十七这个区间里。

同时，一旦五寸晶圆线落地，需要重新计算如何在一片晶圆上，刻出更多的芯片。

基于客观条件，第二代龙芯片的内部核心设计与单元分配思路延续第一代，但布局进行了全新的调整。

最直观的变化是，从长方形的DIP双列直插封装，变成方形的PGA针栅阵列封装。

DIP双列直插封装

PGA针栅阵列封装

随着各模块“拼积木”的方式改变，能空出一小片空间。在这片空间内加入一个由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器，共四百七十七只晶体管组成的倍频放大电路（锁相环 PLL）。

倍频模块没有冗余设计，新款CPU推出后会有两个版本:“long II”基础版和“long II X2”。

前者是倍频电路存在缺陷，被屏蔽掉的版本，主频18、20和22MHz。

后者是没有缺陷，主频乘二，运算速度达到36、40和44MHz。

这并不是一个简单的从设计到生产的过程，只全新封装的键合工艺，就且得需要点时间。适配新CPU的主板，也需要重新设计。

五寸晶圆线从验证通过到开工搭建，再到调试，同样需要时间。

最理想的状态下，明年夏天开始试生产，用几个月的时间优化生产流程，85年圣诞节前上市……